

TENT ABSTRACTS OF JAPA

(11)Publication number : 2001-326228

(43)Date of publication of application : 22.11.2001

(51)Int.Cl.

H01L 21/324
H01L 21/208
H01L 21/76

(21)Application number : 2000-143229

(71)Applicant : TOSHIBA CERAMICS CO LTD

(22)Date of filing : 16.05.2000

(72)Inventor : KAWAMOTO SHINYA
SENSAI KOJI
KAMITARI KATSUAKI

(54) MANUFACTURING METHOD OF SILICON SINGLE CRYSTAL WAFER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the manufacturing method of a silicon single crystal wafer that simply and effectively reduces minute waviness in a nanotopography region existing on the surface of a general (mirror surface-polishing) silicon wafer, reduces the manifestation of film thickness irregularity of a thin film by the CMP polishing treatment, and has improved nanotopography flatness where reduction in performance in the CMP process is not induced when performing the STI device element separation method.

SOLUTION: A silicon wafer obtained by the single crystal pulling method is heat-treated in reducing or inert gas atmosphere at 1100° C or more for 1 to 24 hours, thus improving the nanotopography flatness on the surface of the wafer.

LEGAL STATUS

[Date of request for examination] 12.08.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-326228

(P2001-326228A)

(43) 公開日 平成13年11月22日 (2001. 11. 22)

(51) Int.Cl. ⁷	識別記号	F I	テ-マコード (参考)
H 0 1 L 21/324		H 0 1 L 21/324	X 5 F 0 3 2
21/208		21/208	P 5 F 0 5 3
21/76		21/76	L

審査請求 未請求 請求項の数 5 O L (全 6 頁)

(21) 出願番号 特願2000-143229(P2000-143229)

(22) 出願日 平成12年5月16日 (2000. 5. 16)

(71) 出願人 000221122

東芝セラミックス株式会社

東京都新宿区西新宿七丁目5番25号

(72) 発明者 川本 真也

新潟県北蒲原郡聖籠町東港6丁目861番5

号 新潟東芝セラミックス株式会社内

(72) 発明者 泉妻 宏治

新潟県北蒲原郡聖籠町東港6丁目861番5

号 新潟東芝セラミックス株式会社内

(74) 代理人 100101878

弁理士 木下 茂

最終頁に続く

(54) 【発明の名称】 シリコン単結晶ウエハの製造方法

(57) 【要約】

【課題】 S T I デバイス素子分離手法を実施するに際し、一般のミラー（鏡面研磨）シリコンウエハ表面に存在するナノトポグラフィー領域の微小うねりを簡易に、かつ、有効に減少させ、前記CMP研磨処理により形成する薄膜の膜厚ムラの発現を減少させ、CMP工程におけるパフォーマンス低下を誘引することがないナノトポグラフィー平坦性が改善されたシリコン単結晶ウエハの製造方法を提供する。

【解決手段】 単結晶引上法により得られたシリコンミラーウエハを、還元性または不活性ガス雰囲気中、1100℃以上の温度で1乃至24時間熱処理することにより、ウエハ表面のナノトポグラフィー平坦性を改善する。

【特許請求の範囲】

【請求項1】 単結晶引上法により得られたシリコンミラーウエハを、還元性または不活性ガス雰囲気中、1100℃以上の温度で熱処理することにより、ウエハ表面のナノトポグラフィー平坦性を改善したことを特徴とするシリコン単結晶ウエハの製造方法。

【請求項2】 前記熱処理における還元性ガス雰囲気が、水素ガス雰囲気であることを特徴とする請求項1記載のシリコン単結晶ウエハの製造方法。

【請求項3】 前記熱処理における不活性ガス雰囲気が、アルゴンまたはヘリウムガス雰囲気であることを特徴とする請求項1記載のシリコン単結晶ウエハの製造方法。

【請求項4】 前記熱処理における熱処理時間が1分間乃至24時間であることを特徴とする請求項1乃至3のいずれかに記載のシリコン単結晶ウエハの製造方法。

【請求項5】 前記熱処理が1乃至780 Torrの雰囲気ガス圧下に実施されることを特徴とする請求項1乃至4のいずれかに記載のシリコン単結晶ウエハの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、シリコン単結晶ウエハの製造方法に関し、より詳細には、単結晶引上法（CZ法）で得られ鏡面研磨加工されたシリコンミラーウエハから製造され、ウエハ表面におけるナノトポグラフィーサイズの微小うねりが低減され、表面に極薄均質厚さの膜層の形成が可能で、いわゆるナノトポグラフィー平坦性が改善されたシリコン単結晶ウエハの製造方法に関する。

【0002】

【従来の技術】 半導体集積回路製造プロセスでは、トランジスタ、ダイオード、コンデンサ、抵抗等の回路を構成する素子、即ち、デバイス素子を夫々形成し、電気的に分離する工程が非常に重要である。この工程はデバイス素子分離工程と呼ばれ、従来、この工程における半導体集積回路中のデバイス素子を分離する手法として、以下に説明する手順で実施されるLOCOS（Local Oxidation of Silicon）法が一般的に使用されてきた。即ち、この手法は、図7（a）乃至（h）に該プロセスの各工程説明用図として示すように、ウエハ基板面70上に熱酸化膜71を形成した後に（図7（a）、7（b））、CVD法等によりSi₃N₄膜72を形成し（図7（c））、次いで、このSi₃N₄膜72をリソグラフィーとエッチング技術で部分除去する（図7（d））。

【0003】 なお、除去部分は素子分離用の酸化膜が形成される部分であって、この酸化膜はフィールド膜（図8の符号76参照）と呼ばれ、またこの部分はフィールド部と呼ばれる。また、Si₃N₄膜72が残っている

ところには後にMOSFETなどの素子が形成される。

【0004】 次に、寄生トランジスタ生成等による分離不全を防止するためにイオン注入を行う（図7（e））。例えば、nMOSFET側には通常、ボロン（B）を、Nウェル側にはリン（P）を導入する。次に、約1000℃でウエット酸素（O₂）雰囲気中で酸化する（フィールド酸化図7（f））。この酸化では、Si₃N₄膜72は酸化されないでSi₃N₄膜72が除去されたところだけ選択的に酸化される。この後に残存するSi₃N₄膜72を全て除去することで素子分離が完了する（図7（g）、図7（h））。

【0005】 ところが、このLOCOS法では、上記素子分離操作中に屢々バースピークと呼ばれる不都合な現象が引き起こされる。これは、図8に例示したように素子分離用の酸化膜形成プロセスにおいて窒化膜（Si₃N₄）72の端から酸化剤が入り、一部が酸化されるために、鳥の嘴に似た形状の部分（図7（f）及び図8の符号73で示される部分）が生ずる。この鳥の嘴に似た形状の部分が存在すると設計通りに拡散層の幅ができないうえに問題となる。また逆に、拡散層の幅を確保するため元々のマスク幅（図8の符号74）を広げると、これは素子の配置密度を下げてしまうこととなる。なお、図8中、符号75は最後のチャンネル幅を示す。このようなバースピークの生成は、半導体回路の大規模集積化には重大な支障となる。

【0006】 このため最近では、上記LOCOS法に代わり、STI（Shallow Trench Isolation）法が多く採用されるようになってきた。この方法は、素子分離する領域を、例えば、RIE（反応性イオンエッチング装置）等によって浅く溝を掘り、ここに少しか酸化膜を埋る方法で、この手法ではマスクと実際のでき上りの寸法の変換差をほとんどなくすることができ、理想的な素子分離形状を得ることができる。

【0007】

【発明が解決しようとする課題】 しかしながら、このSTI法で良好なデバイス素子分離を達成するには、均質なSTI（浅い溝）の形成が必要で有り、CMP（化学機械研磨）処理によるプラナリゼーション（平坦化）が十分に達成されることが特に重要である。即ち、この時、CMP工程における微小うねり発生要因を説明する図1（a）、（b）、（c）に示すように、鏡面研磨シリコンウエハ1の表面に微小なうねりが存在すると（図1（a）参照）、その上に形成するCVD膜2等が薄い故に、その膜厚にムラが生じ（図（b））、その後の前記CMP研磨処理工程におけるパフォーマンスの低下を誘引する（図1（c））。

【0008】 この微小うねりは、一般に、ナノトポグラフィーと呼ばれ、近時、デバイスメーカー業界において重要な問題となってきた。そして、この微小うねりに対する研究、検討は、該業界のみならず公的機関、

学界を含む各所で行われ、その測定方法や定量的定義等に関して、目下活発な議論が展開されている。しかしながら、未だ上記測定方法や定量的定義に関し、完全に統一された公定標準規格がまとめられる段階には至っていない。

【0009】このナノトポグラフィー領域は、そのうねり波長が、通常のウエハ面平坦度に影響する凹凸の波長より短く、一方、マイクロラフネスに影響する凹凸の波長よりも長い領域のものを指すとされ、必ずしも完全に統一された公式定義ではないが、一応、数値的には、うねり波長が、0.2乃至20mmの範囲のものとされている。その表面粗さ成分(波長)とそれに対応する高低差の関係は、ナノトポグラフィー領域を示した図2のようになる。

【0010】この領域は従来感知されなかった領域であったため、その測定方法は未確立であったが、最近ではいくつかの測定装置が開発され、それにより暫定的ではあるが、評価領域を分類(例えば、一辺が0.5mmの正方領域、一辺が2mmの正方領域、一辺が5mmの正方領域、10mmの正方領域の4領域)して、夫々の規格を高さ成分に設定し、評価を行い、GO-NG(良-否)を判定する方法等が提案されている。

【0011】しかしながら、現在までに提案された評価方法はいずれも上記のような定性的評価方法のみであり、該領域の微小うねりを消滅あるいは低減させるための最適条件を探索するのに有効な定量的評価方法は、本発明者等の知る限りにおいて未だ提案されていない。当然のことながら、上記背景から、ミラーウエハに存在する上記ナノトポグラフィー領域の微小うねりを消滅させるのに有効な方法、また少なくともSTI法で良好なデバイス素子分離が達成される程度に前記微小うねりを減少させるのに有効な方法は未だ見出されていない。

【0012】本発明者等は、この定量的評価方法について鋭意検討した結果、測定装置から得た上記ナノトポグラフィー領域の微小うねりに関するデータをアバランシェカーブと呼ばれる累積頻度分布線図(横軸;高さ成分、縦軸;累積頻度)に整理、編集することにより測定データの定量的評価に成功した。そして、これより得られた知見に基づき本発明を完成するに至った。

【0013】本発明の目的は、前記STIデバイス素子分離手法を実施するに際し、一般のミラー(鏡面研磨)シリコンウエハ表面に存在するナノトポグラフィー領域の微小うねりを簡易に、かつ、有効に減少させ、前記CMP研磨処理により形成する薄膜の膜厚ムラの発現を減少させ、CMP工程におけるパフォーマンス低下を誘引することがないナノトポグラフィー平坦性が改善されたシリコン単結晶ウエハの製造方法を提供することにある。

【0014】

【課題を解決するための手段】本発明によれば、単結晶引上げ法により得られたシリコンミラーウエハを、還元性または不活性ガス雰囲気中、1100℃以上の温度で熱処理することにより、ウエハ表面のナノトポグラフィー平坦性を改善したことと特徴とするシリコン単結晶ウエハの製造方法が提供される。

【0015】また、本発明によれば、上記製造方法の好適態様として、前記熱処理における還元性ガス雰囲気が水素ガス雰囲気であることを特徴とするシリコン単結晶ウエハの製造方法、及び、前記熱処理における不活性ガス雰囲気がアルゴンまたはヘリウムガス雰囲気であることを特徴とするシリコン単結晶ウエハの製造方法、が夫々提供される。

【0016】更に、本発明によれば、前記熱処理における熱処理時間が1分間乃至24時間であることを特徴とするシリコン単結晶ウエハの製造方法、及び、前記熱処理が1乃至780 Torrの雰囲気ガス圧下に実施されることを特徴とするシリコン単結晶ウエハの製造方法、が夫々提供される。

【0017】本発明のシリコン単結晶ウエハの製造方法は、CZ法(単結晶引上げ法)で作製されたシリコンウエハの表面を鏡面研磨した所謂ミラーウエハを還元性または不活性ガス雰囲気中で特定条件下に熱処理する点が構成上の特徴である。これにより、本発明の上記製造方法で作製されたウエハは、所謂、ナノトポグラフィー領域の微小うねりが消滅、あるいは少なくともSTIデバイス素子分離手法の適用に実質的な支障を及ぼすことがない程度に減少され、該ウエハ表面が平坦化される。

【0018】一般にケミカルエッチング後のCZ法シリコンウエハは、平坦で無歪な鏡面を得るために鏡面研磨加工される。鏡面研磨加工処理後、洗浄以外の処理を特に施さないCZウエハには、ウエハ表面部領域を無欠陥化する目的でアニール熱処理が施されることがある。そしてこの熱処理により、ウエハ表面部の酸素濃度の低減、ウエハ表面の積層欠陥の低減、酸化膜耐圧特性の向上などの諸効果が奏される。しかしながら、本発明では、熱処理条件を、本発明で規定した特定条件とすることにより、上記諸効果の発現を損なうことなく、しかも、適正なシリコン原子の再配列と、それに基づいて生ずる該ナノトポグラフィー領域の微小凹凸うねりの緩和とにより、本発明の主目的であるシリコンウエハ表面のナノトポグラフィー平坦化を実現したものである。

【0019】

【発明の実施の形態】以下に本発明のシリコンウエハの製造方法をより詳細かつ具体的に説明する。本発明で用いられるシリコンウエハ基板には、単結晶引上げ法、所謂、CZ法シリコン単結晶から得られる6インチ、8インチ、12インチ等の通常の半導体シリコンウエハ用基板が特に限定されることがなく用いられる。本発明の方法では、このシリコンウエハ基板に、常法に従ってベリ

ング、ラッピング、エッチング、洗浄等の加工を施し、鏡面研磨加工してミラーウエハとする。

【0020】鏡面研磨加工には、化学機械研磨等が用いられ、ウエハ表面を研磨砥粒（コロイダルシリカ）を用いて、ポリエステル、ポリスチレン等の化学繊維製のクロスの上で研磨する。研磨砥粒は、研磨微粒子（シリカ微粒）をPH10程度のアルカリ水溶液中に懸濁させたスラリー状のものが一般に使用される。

【0021】次に、本発明では、この鏡面研磨されたミラーウエハを熱処理する。熱処理温度は、1100℃以上、好ましくは、1100乃至1250℃で、水素ガス等の還元性ガス雰囲気中、または、アルゴンガス、ヘリウムガス等の不活性ガス雰囲気中で行う。熱処理温度が、1100℃未満では実用的な期間内にウエハ表面のシリコン原子再配列による表面再構築が達成できず、また1250℃を越える高温ではウエハ表面の部分融解や加熱により、かえって表面荒れを生じることがあるため好ましくない。

【0022】前記還元性ガス、不活性ガスは必ずしも1種類のガスからなる必要はなく、例えば、水素ガスとアルゴンガスとの混合ガス等、2種以上の還元性または不活性ガスの混合ガスであっても差し支えない。また上記雰囲気ガスの圧は、特に、これに限定されるものではないが、1乃至780 Torr程度が好ましい。

【0023】熱処理の処理時間は、被処理ウエハの径等により若干変動するが、通常1分間乃至24時間の範囲である。処理温度が高いほど処理時間は短く設定される、これはウエハ表面が処理雰囲気中で、シリコン原子の再配列等により再構築されるのに要するエネルギー量（温度×時間の関数）と関連するからである。

【0024】上記の熱処理条件の内でも特に、水素ガス雰囲気（常圧）中で、温度1100乃至1200℃、2乃至4時間の熱処理条件での実施が、ウエハ表面シリコン原子の適正な再配列を促進して、該ナノトポグラフィー領域凹凸うねりを緩和し、該ウエハ表面をテラス・ステップモデル微傾斜構造に再構築する観点から好ましい。

【0025】また、上記本発明で規定した条件で被処理ウエハの熱処理を実施した場合、通常のアニール熱処理の場合と同様の効果、即ち、ウエハ表面部の酸素濃度の低減、ウエハ表面の積層欠陥の低減、酸化膜耐圧特性の性能向上等の諸効果を全く損ねることなく得ることができる。

【0026】最後に、本発明の方法で用いるウエハ面のナノトポグラフィー領域微小うねりの評価方法について述べる。前述した通り、ナノトポグラフィー領域微小うねりの評価方法は未だ公式には規格として制定されていない。現在までに暫定的に提案されている評価方法は、例えば、評価領域を4パターン（一辺が0.5mmの正方領域、一辺が2mmの正方領域、一辺が5mmの正方

領域、10mmの正方領域）に分類して、夫々の規格を高さ成分に設定して評価を行う方法等が主流で、いずれもGO-NG（良-否）のみを判定する定性的評価法である。

【0027】本発明では、例えば、WIS-CR83-SQM等により測定したデータを、アバランシェカーブと呼ばれる累積頻度分布線図（縦軸：累積頻度、横軸：うねり高さ）に整理・編集し、ウエハ面に存在するナノトポグラフィー領域の微小うねりの存在状態を頻度分布として定量的に評価する新規評価方法を用いる。

【0028】ウエハ面内を0.2mm×0.2mmの領域（ピクセル）に分割し、それぞれのピクセル内の高低差（Peak to valley）を算出する。これらのデータから高低差毎の累積頻度分布を求める。この分布をアバランシェカーブと呼ぶ。このカーブの形状から、ナノトポグラフィー特性を把握することができる。この評価方法を用いることにより、ミラーウエハ面の上記ナノトポグラフィー凹凸の平坦化に最適な処理条件を的確に把握することができる。

【0029】

【実施例・比較例】本発明の方法によるウエハ面のナノトポグラフィー改善効果を確認するため、鏡面研磨加工を施した直径8インチのシリコンミラーウエハを用意し、先ずその表面のナノトポグラフィー領域の微小うねりの定量測定を行った。次いで、それらのウエハを下記表1に示した条件で熱処理した。

【0030】

【表1】

熱処理条件	
熱処理温度	1200℃
熱処理時間	4時間
雰囲気ガス（ガス圧）	H ₂ ガス（常圧）

【0031】そして、上記条件で熱処理したウエハ表面のナノトポグラフィー領域微小うねりの定量測定を、上記未熱処理ウエハの場合と同様の条件で実施し、それらを1枚対応で比較評価した。なお、評価方法として、ウエハ面のナノトポグラフィー領域微小うねりの測定には、WIS-CR83-SQM(ADE)を用い、評価領域を4パターン（一辺が0.5mmの正方領域、一辺が2mmの正方領域、一辺が5mmの正方領域、10mmの正方領域）に分類して、夫々の測定データ（高さ成分）をアバランシェカーブ線図（縦軸：累積頻度、横軸：うねり高さ）にまとめた。その結果を図3、図4、図5、図6に示した。

【0032】これらの図から、本発明の方法によりCZシリコンミラーウエハのナノトポグラフィー領域平坦性レベルが改善されることが認められた。

【0033】

【発明の効果】CZシリコンミラーウエハを上述の特定条件下で熱処理する本発明のシリコン単結晶ウエハの製造方法により、従来ウエハの表面に存在するナノトポグラフィー領域の微小うねりを低減することができる。しかも、ウエハ表面部の酸素濃度の低減、ウエハ表面の積層欠陥の低減、酸化膜耐圧特性の向上も同時に達成できるため、この無欠陥層上に細密な半導体デバイスを良好な状態で確実に形成できる。

【図面の簡単な説明】

【図1】図1は、CMP工程におけるナノトポグラフィー領域うねり発生要因を説明するための図であって、(a)は研磨ウエハの断面図、(b)はCVD-SiO₂デポジットされたウエハ断面図、(c)はCMP工程後のウエハ断面図である。

【図2】図2は、ナノトポグラフィー領域のうねり波長成分とそれに対応する高さ成分の関係を示した図である。

【図3】図3は、熱処理前後のミラーウエハをWIS-CR8 3-SQMで測定して得られたデータから作成したアバランシェカーブ線図(評価エリア:一辺が0.5mmの正方形領域)である。

【図4】図4は、熱処理前後のミラーウエハをWIS-CR8 3-SQMで測定して得られたデータから作成したアバランシェカーブ線図(評価エリア:一辺が2mmの正方形領域)である。

【図5】図5は、熱処理前後のミラーウエハをWIS-CR8 3-SQMで測定して得られたデータから作成したアバラン*

*シェカーブ線図(評価エリア:一辺が5mmの正方形領域)である。

【図6】図6は、熱処理前後のミラーウエハをWIS-CR8 3-SQMで測定して得られたデータから作成したアバランシェカーブ線図(評価エリア:一辺が10mmの正方形領域)である。

【図7】図7は、LOCOS法の各工程を説明するための概念図であって、(a)はP型ウエハ基板を示す図、


(b)は酸化工程を示す図、(c)はシリコン窒化膜形成工程を示す図、(d)は選択酸化用パターン形成工程を示す図、(e)はチャンネルストップ用イオン打ち込み(ボロン)工程を示す図、(f)はフィールド酸化工程を示す図、(g)は酸化膜、窒化膜除去工程を示す図、(h)はゲート酸化工程を示す図である。

【図8】図8は、バースピーク生成を説明するための図である。


【符号の説明】

- | | |
|----|----------------------------------|
| 1 | 鏡面研磨シリコンウエハ面 |
| 2 | CVD膜 |
| 3 | CMP処理後のCVD膜 |
| 70 | ウエハ基板面 |
| 71 | 熱酸化膜 |
| 72 | Si ₃ N ₄ 膜 |
| 73 | バースピーク |
| 74 | 元々のマスク幅 |
| 75 | 最終のチャンネル幅 |
| 76 | フィールド酸化膜 |


【図2】




【図3】




【図8】




【図1】




【図4】




【図6】



【図5】



【図7】



フロントページの続き

(72)発明者 神足 勝昭
新潟県北蒲原郡聖籠町東港6丁目861番5
号 新潟東芝セラミックス株式会社内

Fターム(参考) 5F032 AA14 AA34 AA44 CA03 CA09
CA17 DA33 DA74
5F053 AA12 DD01 PP03 PP05 PP08
RR20